硬件工程師面試經歷之筆試篇

相關推薦

硬件工程師面試經歷之筆試篇

　　在面試硬件工程師的時候我們應該注意什么問題，不同的公司之間有什么差異?以下是百分網小編精心為大家整理的硬件工程師面試經歷之筆試篇，希望對大家有所幫助!更多內容請關注應屆畢業生網!

硬件工程師面試經歷之筆試篇

　　1 、華為：

　　硬件沒有筆試，首先是一面，技術面，大概只有15分鐘，然后性格測試(會刷人)，但一般性格測試可以做兩遍。最后綜合面試了，一般大概也只有一刻鐘。

　　2、中興：

　　有筆試，然后技術面，2對1，兩個面試官會輪流問問題，大概20分鐘，緊接著綜合面，有英語，大概也要20分鐘。的并且筆試一般會和射頻，天線，微波，通信的一起考，所以卷子一般只用做自己熟悉的部分就好了。CMOS不用輸入管腳該怎么處理(不能懸空)。串聯負反饋和并聯負反饋的作用。PCB走線特性阻抗的影響因素(線寬，介電常數，銅箔厚度，PCB板材等)。差分信號線阻抗匹配一般是(100歐姆~120歐姆)。4G LTE基礎知識的考察。達林頓管連接判斷和計算。軌到軌運放的基礎知識。對光接入網知識的理解(大題)。OFDM系統中峰均比的解釋以及解決辦法(大題)。用兩個MOS管搭一個開關電路(大題)。整體而言都是基礎題目。

　　3、英偉達：

　　英偉達是發一份word的筆試題到郵箱，然后限定兩個小時做好再發過去，大概10個大題，主要是數字電路方面的。但今年英偉達基本不招人。題目有解釋什么是非穩態，以及怎么消除。信號的串擾有什么危害，怎么解決。用2:1MUX構成與門和或門(連一根線就可以了)。給一個數字電路的框圖化簡。其余的題目我貼幾個在下文，大家可以試著做做。應該說好好看看數電，可以做出一大半出來。

　　3). Given a list (5, 1, 17, 8), write aprocedure to return a sorted list in ascending order (1,5,8,17).

　　5). Please use Binary Gray Code to designa 4 bits 10 states code (0 1 2 3 4 5 6 7 8 9, total 10 states)

　　7). Please implement following functionswith a 2:1 MUX.

　　Y=A&B; Y=A||B;

　　4 、百度：

　　硬件就一個崗位，筆試主要是FPGA方向的，但筆試過后基本都沒通知了。百度硬件目前主要也只在北京招人。百度這兩年的筆試題有很大的相似處，具體的筆試題可以看我上一篇博客。

　　5 、CVTE：

　　(18w)這家公司比較奇特，首先不讓投簡歷，他有一系列測評，包括邏輯，數字，硬件基礎知識的題目，只有通過了才有資格投簡歷。網上測試的題目很基礎。然后，一面是一對三，面試官會問一些問題，讓大家依次回答，不涉及技術，一面一般刷掉三分之二的人。筆試題有對采樣定理的描述。給一個線性電源計算效率。還有兩個穩壓管并聯，問輸出。三極管放大狀態特點，和計算。單片機工作的幾個要素。給三個電壓問是什么三極管。幾種功放性能的比較。LC諧振電路。恒流源和恒壓源的比較。三端集成穩壓器的計算。

　　6 、思科：

　　今年沒有硬件崗位，投了一個硬件支持的崗位，筆試時發現都是軟件的題目，一共六部分，選擇作兩部分，C/C++,數據庫，操作系統，Python, 網絡，Java。并且答題要求挺坑的，答對一題得1分，答錯一題扣0.5分。招人很少，題目大部分都不會，做了炮灰。

　　7、阿爾卡特朗訊：

　　筆試，主要是高速電路設計，信號完整性方面的題目，然后技術面，2對1，大概25分鐘，有英語。最后HR面，英語聊天十分鐘，但也有做自我介紹，項目之類的，因人而異。

　　解決串擾問題(3W規則)。電磁干擾EMC。OC門要加上拉電阻原因。振鈴的考察。Watchdog的原理。LVDS電平的特點以及優勢(大題)。IIC總線的verilog實現并畫出時鐘的對應波形(告訴從設備地址，寄存器地址，寫入數據)那么順序是：起始位—從設備地址—ACK位—寄存器地址—ACK位—寫入數據—ACK位—停止位。

　　給一個CPU和幾片存儲器讓畫出連接圖(大題)。

　　DC/DC噪聲產生的原因，MOS管反接肖特基二極管的作用(大題)。

　　8 、斐訊：

　　(8k*13, 包吃住)模電和數電的基礎題，很簡單。筆試過了就面試，由于和其他公司沖突，邀請了兩次我都沒去面試。

　　串聯兩個穩壓管問輸出電壓。鎖存器的作用。ADC每提高1bit, 抗干擾能力可以提高6db。三極管放大電路三種組態的優缺點。給一個電容的容值和ESL問濾波范圍。三極管給出電壓，讓判斷每一極。與或非門的考察。什么是電感飽和。存儲電路的設計。復位電路并聯二極管的作用(為電容提供泄放電壓的通道)。積分運放電路輸入輸出的計算。

　　9 、聯影：

　　國家扶持的，感覺前途還不錯，首先筆試，題目很基礎。但因為上海是最后一站，一般崗位也只要一兩個人，所以上海這邊也是走走過場，沒怎么要人面試。串行通信協議種類。陶瓷電容，鉭電容，鋁電解電容容值對比。CMOS輸入輸出邏輯電平。共模抑制比作用。鎖相環的組成。TTL和CMOS電平的對比。然后給出一個情景讓畫出卡羅圖化簡，并且畫出邏輯電路。畫出一個單片機的外圍結構電路，有開門狗，存儲電路，復位電源等等。最后一個三極管放大電路計算。貼出題目如下：

　　10、環旭電子：

　　(據說10k*13, 包住，有中餐)兩面，先筆試，在面試。筆試也主要考基礎。但對公司做的東西沒什么興趣。

　　筆試主要是：溫度升高，二極管導通電壓將(減小)。三極管放大截止電路的判斷。存儲電路的考察。二極管單向導通電路的考察。眼圖的作用，怎么觀察。解釋建立時間和保持時間。

　　11 、菲尼薩：

　　沒有筆試，就兩輪面試，技術面和HR面大概各50分鐘。

　　12 、兆芯：

　　部分職位有筆試，我投的崗位沒有筆試，四輪面試。總共用了3個小時。混合電路設計有筆試題。

　　SRAM最小電路的分析和改進。如下圖這個電路工作原理。

　　解釋建立時間保持時間。用最少資源寫16為加法器(FPGA)。

　　用靜態和動態的mos管畫或非門和非門。密勒效應和應用。

　　MOS管電流源噪聲的分析。還有幾個IC電路設計的不太會。

　　13 、中電集團36所：