- 相關推薦
dl-威盛asic
===============asic===============
1。一個四級的Mux,其中第二級信號為關鍵信號
如何改善timing
2. 一個狀態機的題目用verilog實現
不過這個狀態機話的實在比較差很容易誤解的
3. 卡諾圖寫出邏輯表達使...
4. 用邏輯們畫出D觸發器
5. 給出某個一般時序電路的圖，有Tsetup,Tdelay,Tck->q,還有
clock的delay,寫出決定最大時鐘的因素同時給出表達式
6。c語言實現統計某個cell在某.v文件調用的次數(這個題目真bt)
7 cache的主要部分什么的
8 Asic的design flow....
===============logic===============
1。用二選一搭出一個4選一的電路，問的沒有這么直接，
給出了兩個真值表，讓你用具有第一個真值表特性的模塊來構造一個
具有第二個真值表性質的電路
2。給出一個方波信號A，一個在方波某個posedge后一點點后assert的信號B
讓你保證信號C（B
【dl-威盛asic】相關文章：
威盛筆試題07-31
威盛logic筆試題07-31
威盛VIA 筆試試題07-31
nvidia2009 ASIC筆經07-24
威盛軟件部筆試題07-31
威盛Embeded Software Engineer 筆試題08-10
AMD GPU ASIC Design Engineer筆試題08-09
威盛軟件最新筆試題分享08-10